Полная занятость
Данные по вакансии
График работы: Полный рабочий день
Тип занятости: Полная занятость
Количество рабочих мест: 1
От 100000 ₽ - До 100000 ₽
19-01-2024
Дополнитльная информация о вакансии:
- разработка алгоритмов и их реализация и оптимизация на ПЛИС с помощью языка Verilog, а также разработка модулей тестирования для них;- моделирование алгоритмов в Matlab, Mathcad.- отладка модулей с использованием Xilinx ChipScope.
Образование: Высшее
Опыт работы от: 3
- высшее (техническое) образование;
- знание основ цифровой схемотехники;
- опыт в разработке проектов в среде Xilinx EDK, ISE, SDK;
- знание языка Verilog, понимание принципов работы ПЛИС;
- умение пользоваться средствами симуляции, средствами отладки проектов;
- знание структуры ПЛИС серий Spartan 6, Virtex 6, Artix 7, Kintex 7, Zynq 7000;
- знание английского языка (чтение технической литературы).
Приветствуется:
- опыт работы с SerDes логикой, с мультигигабитными приемопередатчиками (в т.ч. PCI-Express) – приветствуется.